这一部分为什么存在？
在完整笔记中阅读本节概念 要点 易考点 指令周期 取一条指令并执行完的全部时间 = 若干机器周期 × 若干时钟周期 每个指令周期 ≥ 一个时钟周期；取指必访存（2011-19）；NOP 也令 PC 自增（2011-19 C 项陷阱） 中断周期 当前指令执行周期之后、由中断隐指令完成：关中断、保存断点（PC/PSW）、送入口 中断周期属于当前指令的指令周期，不属于中断服务程序；保存断点 = 硬件，保存现场（通用寄存器）= 软件（2024-21） 微命令/微操…
在完整笔记中阅读本节指令周期与微操作序列（背默级，来源：复习资料 P1 §五–六）
在完整笔记中阅读本节执行方案 CPI 时钟周期 特点 单周期 1 最慢指令决定（长） 简单、频率低、不能单总线 多周期 >1（指令不同不同） 单步决定（短） 部件复用、需内部寄存器 流水线 理想 1（受冒险影响 >1） 最长段 + 段寄存器延时 吞吐率最大化，要处理冒险 超标量 <1 同流水线 一个周期发射多条，靠多套部件
在完整笔记中阅读本节形态一：数据通路大题：2009-44（写微操作序列 + 控制信号）、2013-44（数据通路部件识图）、2015-44（单总线补连线）。得分结构：取指公共段 + 执行段按“取数 → 运算 → 写回”展开。
在完整笔记中阅读本节向前依赖：CO-2（指令格式与寻址决定译码和执行步骤）、CO-1（ALU 与标志位）、CO-3（取指/取数经 Cache 与主存；指令/数据 Cache 分离消除结构冒险）。 向后引出： 中断/异常是 OS 世界的入口 → OS-0 系统调用、OS-2 时钟中断调度、X-2；缺页属于 Fault → X-1； 访存段与 Cache 缺失、写缓冲 → CO-3； 多核/多处理器基本概念 → 并行处理（2022-22 MIMD/SIMD）；…
在完整笔记中阅读本节一条指令从进到出分哪几个机器周期？间址周期和中断周期什么时候才有？ 中断周期属于谁？保存断点和保存现场分别由谁做？（硬件/软件分工） 单总线上写微操作序列的三条纪律？（一拍一路、访存走 MAR/MDR、操作+信号两列） 控制器两条路线怎么选？为什么 RISC 配硬布线？ 字段直接编码为什么要 +1？断定法下地址字段怎么算？ 单周期处理器快吗？它的问题是什么？（CPI=1 但周期被最慢指令锁死） 流水线为什么能提速？加速比上限是多少？（重…
在完整笔记中阅读本节